Thiết kế và đánh giá chất lượng module giao tiếp nối tiếp trong chuẩn USB

Chỉ số đề mục

Lĩnh vực nghiên cứu

Phần cứng và kiến trúc máy tính

Dạng tài liệu

Tác giả

Trần Đức Sang, Nguyễn Văn Thành Lộc, Trần Quốc Tấn, Trần Thị Quỳnh Như, Huỳnh Hoàng Hà, Đỗ Duy Tân⁽¹⁾

Nhan đề

Thiết kế và đánh giá chất lượng module giao tiếp nối tiếp trong chuẩn USB

Nhan đề tiếng anh

Nguồn trích

Tạp chí Khoa học Giáo dục Kỹ thuật - Trường Đại học Sư phạm Kỹ thuật TP. Hồ Chí Minh

Năm xuất bản

2022

Số

65

Trang

84-93

ISSN

1859-1272

Từ khóa

Khối giao tiếp nối tiếp, USB 2.0, Giao thức FPGA, Xilinx ISE

Từ khóa tiếng anh

Tóm tắt

Bài báo này trình bày thiết kế chi tiết và đánh giá chất lượng của module giao tiếp nối tiếp (Serial Interface Engine hay SIE) trong chuẩn USB 2.0 dựa trên công nghệ FPGA. Khối SIE có chức năng nhận dữ liệu được truyền từ bộ xử lý trung tâm (Central Processing Unit hay CPU) và chuyển dữ liệu đó đến Universal Transceiver Macrocell Interface (UTMI). Ở phía phát, dữ liệu được chuyển từ song song thành nối tiếp, sau đó đi qua khối mã hóa kiểm tra lỗi và bộ mã hóa kênh trước khi được phát qua kênh truyền. Ở phía thu, ngược lại, sau khi đi qua bộ giải mã hóa kênh và kiểm tra lỗi, dữ liệu nối tiếp sẽ được chuyển đổi thành dữ liệu song song. Thông qua các kết quả mô phỏng, chúng tôi chỉ ra rằng hoạt động của module SIE được thiết kế đáp ứng đầy đủ các yêu cầu kỹ thuật đề ra.

Tóm tắt tiếng anh

Kí hiệu kho

TTKHCNQG, CVv 389

File toàn văn

Xem toàn văn

Tài liệu tham khảo

[1] Muthiah D., A. Arockia Bazil Raj (2012), Implementation of high-speed LFSR design with parallel architectures,
[2] (2001), USB 2.0 Transceiver Macrocell Interface (UTMI) Specification,
[3] G. Sung, H. Wang, J. Lin (2017), Serial interface engine asic with usb physical transceiver based on fpga development board,
[4] G. Sung, L. Tung, H. Wang, J. Lin (2020), USB Transceiver with a Serial Interface Engine and FIFO Queue for Efficient FPGA-to-FPGA Communication,
[5] (2007), Xilinx Spartan -3 Family Complete Data Sheet,www.xilinx.com
[6] (2012), Xilinx ISE Web Pack, Ver 12.3,www.xilinx.com
[7] Zainalabedin Navabi (2005), Verilog Digital System Design: Register Transfer Level Synthesis, Testbench, and Verification,
[8] S. Kaul, P. Maheta, R. J. Rajesh, R. R. Das (2015), Novel multi-interface USB prototype device for merging commonly used peripheral devices,
[9] P. M. Szecowka, K. J. Pyrzynski (2012), USB receiver/transmitter for FPGA implementation,
[10] A. Bouhraoua, M. Al-Shammari (2008), A fundamentally secure payment device interfaced to regular PCs,
[11] L. Nardozza (2016), USB-IF Offers Guidance to Industry for Design Compliance of USB Devices,http://www.usb.org/
[12] (2000), Universal Serial Bus Specification,