BỘ KHOA HỌC VÀ CÔNG NGHỆ
HỆ THỐNG THÔNG TIN KHOA HỌC VÀ CÔNG NGHỆ

Lọc theo danh mục
  • Năm xuất bản
    Xem thêm
  • Lĩnh vực
liên kết website
Lượt truy cập
 Lượt truy cập :  26,799,688
  • Công bố khoa học và công nghệ Việt Nam

Kỹ thuật điện, kỹ thuật điện tử, kỹ thuật thông tin

Nguyễn Duy Minh(1), Nguyễn Mạnh Quân

Nghiên cứu ảnh hưởng của diện tích bề mặt dẫn điện và các lỗi xếp chồng đến đặc tính của điốt PiN 4H-SIC

Electrical impact characterization of anode active area and stacking-faults in 6.5kV 4H-SIC pin diodes

Khoa học và Công nghệ (Đại học Công nghiệp Hà Nội)

2020

2

3-8

1859-3585

Nghiên cứu, Ảnh hưởng, Diện tích bề mặt, Dẫn điện, Lỗi xếp chồng, Đặc tính, Điốt PiN 4H-SIC

4H-SiC, PiN diode, MESA, JTE, Stacking-faults, OCVD.

Trình bày thiết kế, kết quả thử nghiệm và phân tích điốt công suất PiN điện áp 6,5kV chế tạo trên nền vật liệu SiC với các kích thước bề mặt dẫn dòng 2, 8 và 24mm2 . Các điốt được thiết kế bảo vệ bằng sự kết hợp cấu trúc MESA và JTE. Điện áp cực đại đạt được 6,5kV trên cả ba kích thước điốt. Sự hoạt động ổn định của điốt được nghiên cứu trong các điều kiện nhiệt độ khác nhau và với mật độ dòng điện lớn. Trong giới hạn của cấu trúc dùng để đóng gói điốt (lớp vỏ), các điốt được thử nghiệm hoạt động ổn định đến nhiệt độ 2250 C. Dòng điện rò ở nhiệt độ 2250 C đo được nhỏ hơn 3µA ở điện áp phân cực ngược 3kV đối với điốt cỡ 24mm2 . Sụt áp khi phân cực thuận bị giảm khi nhiệt độ tăng tuy nhiên sự thay đổi này là rất bé, nhỏ hơn 0,5V trong khoảng nhiệt độ thử nghiệm (25°C - 225°C). Sau khi điốt chịu áp lực dẫn dòng liên tục ở mật độ dòng điện cao 100A.cm-2, điện áp phân cực thuận đo được trên điốt bị trôi một khoảng khá lớn. Sự gia tăng điện áp phân cực thuận này có thể giải thích bởi sự hình thành và phát triển của các lỗi xếp chồng trong cấu trúc bán dẫn của điốt dẫn đến sự suy giảm thời gian sống của các hạt mang điện. Sự suy giảm thời gian sống lên đến 2 lần đã đo được bằng kỹ thuật đo độ giảm điện áp khi hở mạch. Phương pháp đo phổ điện dẫn theo nhiệt độ cũng được áp dụng với các điốt này phát hiện ra một mức năng lượng 0,18eV nằm dưới dải dẫn đối với các điốt chịu áp lực dòng liên tục lớn. Mức năng lượng này không xuất hiện ở các điốt trước khi chịu áp lực dòng do đó có thể nói mức năng lượng này là một đặc trưng điện của sự xuất hiện các lỗi xếp chồng trong cấu trúc điốt.

This paper reports on the design and characterization of 6.5kV class 4H-SiC PiN diodes with different active areas of 2, 8, and 24mm2 . Diodes edge termination is a combination of MESA and JTE. The blocking voltage of 6.5kV was achieved on the three types of diodes. Diodes operation stability is studied in term of temperature dependence and DC stress. In the limit of used package, these diodes present a stable operation until 225°C. The reverse leakage current at 225°C is less than 3µA at 3kV for 24mm2diodes. The forward voltage drop decreases with the increasing temperature but the voltage change is low, less than 0.5V in the temperature range of (25°C - 225°C). After a DC stress under current density as high as 100A.cm-2, an important on-state forward voltage drift has been observed. This voltage drift is explained by the generation and prolongation of stacking-faults (SFs) which result in the reduction of carrier lifetime. A reduction of up to two times has been measured by opencircuit voltage decay (OCVD) technique. These diodes are also characterized by mean of admittance spectroscopy vs. temperature. These measures revealed an electronic energy level at 0.18eV under the conduction band for the stressed diodes thus this energy level can be attributed to an electrical signature of SFs.

TTKHCNQG, CVt 70

Xem toàn văn
  • [1] S. Bellone, H. c. Neitzert, and G. D. Licciardo (2004), An Analog Circuit for Accurate OCVD Measurements.,Solid-State Electronic, 48,1127-1131.
  • [2] N. Dheilly, D. Planson, p. Brosselard, J. Hassan, p. Bevilacqua, D. Tournier, J. Montserrat, c. Raynaud, H. Morel, (2009), Measurement o f Carrier Lifetime Temperature Dependence in 3.3kV 4H-SÍC PIN Diodes using OCVD Technique.,Mater. Sci. Forum, 615-617,703-706.
  • [3] C Raynaud, D-M. Nguyen, p. Brosselard, A. Perez-Tomas, D. Planson, M. Milan (2009), C-haracterization o f4 H-SÍC Junction Barrier Schottky Diodes by Admittance vs Temperature Analyses.,Mater. Sci. Forum, 615-617,671-674.
  • [4] M. Skowronski; S. Ha, (2006), Degradation o f hexagonal silicon­carbide-based bipolar devices.,J. Appl. Phys., 99-01101,01-23.
  • [5] J. p. Bergman, H. Lendemann, p. A. Nilsson, u. Lindefelt, P. Skytt (2001), Crystal Defects as Source o f Anomalous Forward Voltage Increase of4H-SiC Diodes.,Mater. Sci. Forum, 353-356,299-302.
  • [6] D. Peters, w . Bartsch, B. Thomas, R. Sommer (2010), 6.5kV SiC PiN Diodes with Improved Forward C-haracteristics.,Mater. Sci. Forum, 645-648, 901-904.
  • [7] D-M. Nguyen, c. Raynaud, N. Dheilly, M. Lazar, D. Tournier, p. Brosselard, D. Planson (2011), Experimental determination o f impact ionization coefficients in 4H-SÌC.,Diamond & Related Materials, 20,395-397.
  • [8] (), Sentaurus, TCAD simulation tool by Synopsys Inc.,
  • [9] D. Tournier, p. Brosselard, c. Raynaud, M. Lazar, H. Morel, D. Planson, (2011), Wide Band Gap Semiconductors Benefits for High Power, High Voltage and High Temperature Applications.,Advanced Materials Research, 324, 46-51.