Sử dụng mạng Petri ngẫu nhiên suy rộng để đánh giá hiệu năng của tổ chức cache trong các chip vi xử lý đa lõi

Chỉ số đề mục

50.33.03

Lĩnh vực nghiên cứu

Người máy và điều khiển tự động

Dạng tài liệu

Tác giả

, Trần Thị Thanh Vân⁽¹⁾

Nhan đề

Sử dụng mạng Petri ngẫu nhiên suy rộng để đánh giá hiệu năng của tổ chức cache trong các chip vi xử lý đa lõi

Nhan đề tiếng anh

Using generalized stochastic Petri Net for performance evaluation of Cache organization in multicore processor chips

Nguồn trích

Khoa học và Công nghệ các trường đại học kỹ thuật

Năm xuất bản

2014

Số

98

Trang

15-22

ISSN

0868-3980

Từ khóa

Vi xử lý đa lõi, Bộ nhớ đệm, Tổ chức cache 3 cấp, Đánh giá hiệu năng, Mạng Petri ngẫu nhiên

Từ khóa tiếng anh

Tóm tắt

Tóm tắt tiếng anh

Today, there are often two-level cache (L1, L2 cache) in multi-core processor architectures now with individual L1 cache and individual or shared L2 cache for the cores. When the number of cores in the processor increases, the resource disputes in the L2 cache are very large, increasing latency and memory access time. In this paper the authors use Generalized Stochastic Petri Nets (GSPN) to analysis, evaluate and compare the performance of multi-core processor chips that have 2-levels cache organization (L1, L2 cache with L2 cache shares for cores) and 3-levels cache organization (L1, L2 and L3 cache in which L3 cache shares for cores), through which, choosing the best multi-level cache organization suits architecture of multi-core processors. Approved processing multithread per core, the simulation results indicate that performance of the multi-core processor chip with 3-levels cache is significantly enhanced multi-core process chip with 2-levels cache processor chip.

Kí hiệu kho

TTKHCNQG, CTv 140

File toàn văn

Xem toàn văn