BỘ KHOA HỌC VÀ CÔNG NGHỆ
HỆ THỐNG THÔNG TIN QUỐC GIA VỀ KHOA HỌC, CÔNG NGHỆ VÀ ĐỔI MỚI SÁNG TẠO

Lọc theo danh mục
  • Năm xuất bản
    Xem thêm
  • Lĩnh vực
liên kết website
Lượt truy cập
 Lượt truy cập :  30,231,174
  • Công bố khoa học và công nghệ Việt Nam

76

Kỹ thuật và thiết bị y học

BB

Vũ Vân Thanh(1), Nguyễn Thị Ngọc Anh, Huỳnh Hải Âu, Nguyễn Văn Thọ, Lê Hồng Nam, Nguyễn Đức Hiển(2)

Bộ tiền xử lý tương tự sử dụng kỹ thuật điều khiển ổn định chopper cho hệ thống ghi tín hiệu điện não bệnh động kinh

An analog front - end based on the chopper for epilepsy brain recording system

Tạp chí Khoa học và Công nghệ - Đại học Đà Nẵng

2024

7

1-5

1859-1531

Tiền xử lý tương tự, Thiết bị cấy ghép não, Thiết bị cấy ghép y sinh, Ghi lại tín hiệu điện não, Công nghệ CMOS

Analog front - end, Biomedical implantable devices, Brain implantable devices, Neural recording, Cmos Technology

Bài báo trình bày một cấu trúc chopper mới sử dụng cho bộ khuếch đại tương tự trở kháng đầu vào cực cao, nhiễu thấp và mạch tiền xử lý tương tự 8 kênh băng thông rộng (AFE) cho các hệ thống ghi thần kinh công suất thấp. Cấu trúc chopper mới được đề xuất sử dụng trong tầng CCIA để giảm việc nạp điện tích và truyền clock, giúp làm giảm nhiễu gợn tần số cao ở tín hiệu đầu ra bộ AFE. AFE đề xuất được thiết kế và mô phỏng bằng quy trình CMOS chuẩn 180nm và hoạt động ở dải tần rộng từ 2,1Hz đến 2500Hz với nhiễu tham chiếu đầu vào thấp 1,6 µVrms và CMRR trên 80dB ở 2,1Hz. Kết quả tổng mức tiêu thụ điện năng thấp hơn 4,3µW trên mỗi kênh. Với cấu trúc AFE được đề xuất, trở kháng đầu vào là 35GΩ tại 21Hz và trở kháng tối thiểu trên băng thông hoạt động là 75MΩ tại 2,5kHz. Cấu trúc chopper sử dụng trong AFE đã giảm thiểu hơn 10dB tổng nhiễu tạo ra từ các clock điều khiển.

This paper presents a new chopper architecture used for an ultra - high input impedance, low - noise analog amplifier and a broadband 8 - channel analog preprocessor (AFE) circuit for power neural recording systems. A new chopper stabilization control technique is proposed and used in the CCIA stage to reduce the charge injection and clock feedthrough and consequently the high - frequency ripple of the AFE output signal. The proposed AFE is simulated using a standard 180nm CMOS process and operates in a wide frequency band of 2.1Hz to 2500Hz with low input - referred noise of 1.6μVrms and a CMRR over 80dB at 2.1Hz. The total power consumption is lower than 4.3μW per channel, the input impedance is 35GΩ @ 21 Hz and the minimum impedance over operational bandwidth is 75MΩ @ 2.5kHz. The chopper structure used in the circuit reduces the total noise generated from the control clocks by more than 10dB

TTKHCNQG, CVv 216

Xem toàn văn