Thông tin nhà nghiên cứu KH&CN

Hướng dẫn Thực hành thiết kế vi mạch số

Máy tính lượng tử: từ lý thuyết đến ứng dụng

Giáo trình Cơ sở Thiết kế vi mạch

Giáo trình Vi xử lý

Thiết kế đồng xử lý giữa phần cứng và phần mềm, với thiết bị định tuyến bảo mật hiệu năng cao

Lập trình hệ thống nhúng

Chương 20 “SAW Parameters Analysis and Equivalent Circuit of SAW Device” trong quyển sách “Acoustic Waves - From Microdevices to Helioseismology”

Phát huy dân chủ trong Trường Đại học Bách khoa-Đại học Quốc gia Thành phố Hồ Chí Minh theo tư tưởng Hồ Chí Minh

Trade-Off between Issues in AlN/SiO2/Si Pressure Sensor

Temperature-Compensated Structure For SAW Pressure Sensor In Very High Temperature

A novel structure of AlN/SiO2/Si, AlN/Si SAW filter

Effect of Mo layer on performance of AlN/Si SAW filter

Effect of thin polyimide film on performance of AlN/SiO2/Si SAW device

The hydrid model for SAW filter

Environmental Evaluation of Machine-to-Machine Services: the case of Glass Waste Collection

SAW pressure sensor structure in temperature change enviroment: design, fabrication and experiment

An Efficient FPGA Implementation of the Advanced Encryption Standard Algorithm

Power gating technique in pacemaker design on FPGA

FPGA Architecture of HMM-based Decoder Module in Speech Recognizer

A Novel design of low-power, high speed OTA in 50nm-CMOS technology

The effect of MFCC extraction methods on speech recognition embedded system

PDSP-based architecture for speech recognition system

Kernel ridge regression method applied to speech recognition problem: A novel approach

Proposed combination of PCA and MFCC feature extraction in speech recognition system

Graph Based Semi-supervised Learning Methods Applied to Speech Recognition Problem

Performance evaluation of the V-BLAST system under correlated fading channels

CO2 measurement using an AlN/SI SAW sensor

Design an optimized CPU architecture for pacemaker applications

A Robust Algorithm for Detection and Classification of Traffic Signs in Video Data

Two Algorithms for Detection of Mutually Occluding Traffic Signs

Design and Implementation of a SoPC System for Speech Recognition

Mô phỏng ảnh hưởng các thông số chế tạo lên tần số cắt đơn vị đối với PMOS, công nghệ 180nm

Un-normlized and Random Walk Hypergraph Laplacian Un-supervised Learning

Novel Ranking Methods Applied to Complex Membership Determination Problems

A Design of DSP, CPU architecture on FPGA for secure routers

The flow of converting from Synchronous design to Asynchronous Null Convention Logic design. Case study of S-box in AES encryption in secure router

Thiết kế thiết bị định tuyến với bộ mã hóa xác thực trên FPGA hỗ trợ tăng tốc giao thức bảo mật IPSEC VPN

Thiết kế hệ thống và xây dựng driver giúp tăng tốc mã hóa trên nền tảng FPGA hỗ trợ IPSEC VPN

Convolutional Neural Network Hardware Implementation for Flower Classification

A study of 10-bit 2-MS/s Successive Approximation Register ADC with low power in 180nm technology

A Comparative Research on VPN Technologies on Operating System for Routers

Vietnamese speech synthesis with novel pairing phrase method built in embedded systems

A design of 10-bit 25-MS/s SAR ADC using separated clock frequencies with high speed comparator in 180nm CMOS

Vietnamese sentence recognition algorithm in embedded device based on specialized transition network

Isolated vietnamese handwriting recognition embedded system applied combined feature extraction method

Hệ Thống Nhúng Nhận Dạng Tiếng Nói Tiếng Việt Sử Dụng Mel-Frequency Cepstral Coefficients Và Dynamic Time Warping

Nghiên cứu và thiết kế chip xử lý đa nhân sử dụng Multi2Sim

Kiến Trúc Vi Mạch FFT Cơ Số Hai Với Số Điểm Linh Động Và Độ Chính Xác Cao Với Công Nghệ 130nm

Combinatorial and Random Walk Hypergraph Laplacian Eigenmaps

A High Performance Dynamic ASIC-Based Audio Signal Feature Extraction (MFCC)

An Effective Architecture of Memory Built-In Self-Test for Wide Range of SRAM

An Efficient Spectral Leakage Filtering for IEEE 802.11af in TV White Space

The Simulation Study of Process Variation on Threshold Voltage in 180nm Floating-Gate device

Technology Education Challenges and Solution to Design a Process Design Kit for Digital CMOS Technology in Vietnam

Nén ảnh trên FPGA

ÁP DỤNG LCA ĐÁNH GIÁ ẢNH HƯỞNG MÔI TRƯỜNG CỦA DỊCH VỤ THÔNG TIN-TRUYỀN THÔNG TRONG CÔNG TÁC TRẢ HỌC PHÍ TỰ ĐỘNG CỦA SINH VIÊN

Design Implementation of Divider and Square Root in Single/Double Precision Floating Point Number on FPGA

DESIGN CHOICES OF MULTI-PORTED MEMORY FOR FPGA

Proposed Efficient Architectures and Design Choices in SoPC System for Speech Recognition

AN EFFICIENT PIPELINE ARCHITECTURE OF JPEG2000 MQ-CODER

VLSI ARCHITECTURE OF MAGNITUDE ESTIMATION ALGORITHM FOR SPEECH RECOGNITION SYSTEM

A CASE FOR MULTIPATH-BASED MULTICASTS ON RANDOM TOPOLOGIES

An Efficient Hardware Implementation of Convolutional Neural Network in Detect Breast Cancer Histopathology Image

An ASIC-Based Artificial Neural Network Applied Real-time Speech Recognition SOPC

Thiết kế giả lập hệ thống Radar giám sát biển Design of Simulator System for Marine-Surveillance Radar

Low-Latency, Small-Area FPGA Implementation of the Advanced Encryption Standard Algorithm

Pairwise Error Probability of Distributed Space–Time Coding Employing Alamouti Scheme in Wireless Relays Networks

Applications of TCAD Simulation Software for Fabrication and study of Process Variation Effects on Threshold Voltage in 180nm Floating-Gate Device

A Novel Approach to Design a Process Design Kit Digital for CMOS 180nm Technology

Efficient TCAM design based on dual port SRAM on FPGA

Low power circuit design using NCL based asynchronous method

A solution to design semi-static Null Convention Logic cell libraries

High-Performance and Low-Complexity Decoding Algorithms for 5G Low-Density Parity-Check Codes

A Methodology to Design Static NCL Libraries

A novel Li-ion battery charger using multi-mode LDO configuration based on 350 nm HV-CMOS

Tensor sparse PCA and face recognition: a novel approach

Phương pháp, hệ thống máy tính để xác định thông số quán tính của các cá thể trong thuật toán tối ưu bầy đàn (PSO) để tăng xác suất tìm được giải pháp tối ưu toàn cục trong thiết kế vi mạch tương tự

Systems and methods for analog integrated circuits (IC) design using quantum evolution algorithms (QEAs)

Phương pháp quản lý và tăng tốc độ truyền dữ liệu qua cổng giao tiếp PCIE sử dụng cơ chế truy cập trực tiếp và sử dụng mạng Nơron để điều khiển trọng số của bộ phân xử dữ liệu

Thiết bị định tuyến tăng tốc bảo mật dùng phần cứng mảng phân tử LOGIC người dùng có thể lập trình được (FPGA)

A Re-trained Model Based On Multi-kernel Convolutional Neural Network for Acoustic Scene Classification

An efficient realtime algorithm using shape and CIELab color space for sorting coffee bean

An Improved Offset Min-Sum LDPC Decoding Algorithm for 5G New Radio

Power Consumption Improvements in AES Decryption Based on Null Convention Logic

Enhanced Model of Long-Short Term Memory for Music Generation in Hardware

A simulated fabrication and characterization of a 65 nm floating-gate MOS transistor

Further Improvements in Decoding Performance for 5G LDPC Codes Based on Modified Check-Node Unit

A Novel Framework of Genetic Algorithm and Spectre to Optimize Delay and Power Consumption in Designing Dynamic Comparators

An FPGA Design with High Memory Efficiency and Decoding Performance for 5G LDPC Decoder

An efficient method to build music generative model by controlling both general and local note characteristics

A Methodology of Extraction DC Model for a 65 nm Floating-Gate Transistor

A Design of Source-Switched Charge Pump Circuit with 65nm Technology by using Bayesian Optimization

A Memory-Saving Approach for 5G New Radio Low-Density Parity-Check Decoders

A simple approach to extract model for a floating-gate transistor

Novel Methods for Improved Particle Swarm Optimization in Designing the Bandgap Reference Circuit

Evolutionary Optimization Techniques in Analog Integrated Circuit Designs

A Virtual Fabrication and High-Performance Design of 65 nm Nanocrystal Floating-Gate Transistor

A design TCADAS tool for semiconductor devices and case study of 65 nm conventional floating-gate MOS transistor

Novel GA-OCEAN Framework for Automatically Designing the Charge-Pump Circuit

A Survey on Smart Optimisation Techniques for 6G-oriented Integrated Circuits Design

Advancing Cryptographic Security: A Study on SHA-3 Implementation within CRYSTAL-KYBER Key-Encapsulation Mechanism Hardware

Design of a high-speed 7.2 Gbps/lane receiver for MIPI D-PHY interface utilizing 18 nm FinFET technology

An Efficient Design of 45nm Charge-Pump Phase-Locked Loop Architecture for Sub-1G IoT Applications

Ant Colony Optimization for Analog Integrated Circuit Design: Enhancing Performance on 65nm CMOS Technology

Hardware Implementation and Optimization of the Sigmoid Activation Function in CNNs Using Taylor Series Approximation

Enhancing Convolution Computing: An Overlap-Add Fast Fourier Transform Approach

Enhancing AI-Inspired Analog Circuit Design: Optimizing Component Sizes with the Firefly Algorithm and Binary Firefly Algorithm

An Auto-Adjusting Hybrid Quantum Genetic Algorithm-Spectre platform for the multi-objective optimization of analog circuit sizing

EMSPAN: Efficient Multi-Scale Pyramid Attention Network for Object Counting Under Size Heterogeneity and Dense Scenarios

An efficient hardware implementation of number theoretic transform for CRYSTALS-Kyber post-quantum cryptography

Optimal Resource Allocation for 6G UAV-enabled Mobile Edge Computing with Mission-Critical Applications

TwinPort: 5G drone-assisted data collection with digital twin for smart seaports

Efficient Hardware Implementation of Elliptic-Curve Diffie–Hellman Ephemeral on Curve25519

Age of Twin (AoT): A New Digital Twin Qualifier for 6G Ecosystem

Optimal Computation Resource Allocation in Energy-Efficient Edge IoT Systems With Deep Reinforcement Learning

Efficient number theoretic transform accelerator for CRYSTALS-Kyber

Digi-Infrastructure: Digital Twin-Enabled Traffic Shaping with Low-Latency for 6G Smart Cities

Adaptive Encoding Rate and Clustering Assisted Probabilistic Edge Caching Optimization for Video Transmission in Dense D2D Networks

Multi-rate selection and power allocation assisted probabilistic edge caching for cooperative video transmission in dense D2D Networks

Nghiên cứu thiết kế lõi IP mềm IP cứng cho IC nhận dạng tiếng nói tiếng Việt và chế tạo thiết bị trợ giúp người khuyết tật bằng tiếng nói

Nghiên cứu thiết kế chế tạo thử nghiệm thiết bị định tuyến tích hợp đa dịch vụ có tính năng bảo đảm an toàn bảo mật thông tin

Mô hình Life Cycle Analysis (LCA) đánh giá ảnh hưởng môi trường của 1 dịch vụ Information and Communication Technology (ICT). Ứng dụng trong đánh giá và so sánh dịch vụ trả tiền lương cho cán bộ trường ĐH Bách Khoa, ĐH Quốc Gia TP.Hồ Chí Minh theo 2 hình thức dùng tài khoản và hình thức truyền thống

Thiết kế lõi IP của mạch so sánh tích hợp sử dụng công nghệ CMOS 0.25µm. Ứng dụng trong chuyển đổi dữ liệu Tương tự - Số (ADC) từ cảm biến dùng MEMS

Nghiên cứu, thiết kế và thực hiện mạng dữ liệu trên chip (Network on Chip - NoC) trên nền công nghệ 180nm và 65nm, ứng dụng trong chip vi mạch với mật độ tích hợp lớn

Lõi IP CPU máy trợ tim hai ngăn công suất thấp

Thiết kế SoPC trên FPGA nhận dạng tiếng nói tiếng Việt với hướng phát triển ứng dụng dành cho người khuyết tật

Nghiên cứu, ứng dụng trí tuệ nhân tạo trong việc tối ưu và mô hình hóa thiết kế vi mạch tương tự và hỗn hợp

Nghiên cứu thiết kế, chế tạo thử nghiệm thiết bị định tuyến tích hợp đa dịch vụ có tính năng bảo đảm an toàn, bảo mật thông tin

Nghiên cứu thiết kế lõi IP mềm, IP cứng cho IC nhận dạng tiếng nói tiếng Việt và chế tạo thiết bị trợ giúp người khuyết tật bằng tiếng nói

Nghiên cứu, thiết kế và thực hiện cấu trúc vi mạch cho mạng neural backpropagation trên nền công nghệ 65nm và 180nm, hướng ứng dụng nhận dạng tiếng nói tiếng Việt

Thiết kế chip nhận dạng tiếng nói tiếng Việt trên nền công nghệ FPGA

Nghiên cứu thiết kế lõi IP mềm, IP cứng cho IC nhận dạng tiếng nói tiếng Việt và chế tạo thiết bị trợ giúp người khuyết tật bằng tiếng nói

Nghiên cứu, thiết kế và thực hiện cấu trúc vi mạch cho mạng neural backpropagation trên nền công nghệ 65nm và 180nm, hướng ứng dụng nhận dạng tiếng nói tiếng Việt

Thiết kế chip nhận dạng tiếng nói tiếng Việt trên nền công nghệ FPGA