Thông tin nhà nghiên cứu KH&CN

Mạch dao động điều khiển bằng điện áp (VCO) từ 0,1 đến 1,65 ghz trên công nghệ CMOS 180 nm

Thiết kế mạch CDR bán tốc không sử dụng tần số tham chiếu từ 2.4 đến 3 gb/s kết hợp với mạch san bằng thích nghi trong máy thu có dây

Mạch tạo điện áp tham chiếu ổn định đạt được 6.8 ppm/oC trên công nghệ CMOS 180 nm

Hệ thống giám sát, quản lý tập trung trạm thông tin

Thiết kế mạch front-end trong máy thu từ 1.8 đến 4 ghz với băng thông băng gốc 250-mhz cho các ứng dụng di động tế bào thế hệ mới

Nghiên cứu các phương pháp điều chế và giải điều chế QAM trên Công nghệ FPGA

THIẾT KẾ MẠCH CDR BÁN TỐC KHÔNG SỬ DỤNG TẦN SỐ THAM CHIẾU TỪ 2.4 ĐẾN 3 Gb/s KẾT HỢP VỚI MẠCH SAN BẰNG THÍCH NGHI TRONG MÁY THU CÓ DÂy

Nghiên cứu phương pháp hiệu chỉnh nền trên miền số các sai lệch kênh cho các bộ ADC ghép xen thời gian ứng dụng trong máy thu trực tiếp RF băng rộng

Phát hiện phần cứng gián điệp trong vi mạch chuyên dụng sử dụng phương pháp phân tích kênh bên

Nghiên cứu nâng cao bảo mật phần cứng cho các hệ thống Internet vạn vật